뉴코시스유
I. 폰 노이만 병목을 극복하는 뉴로모픽 칩의 개요
뉴로모픽 칩은 인간 두뇌의 뉴런(Neuron)과 시냅스(Synapse)의 구조와 동작을 모방하여, 연산·저장·통신 기능을 밀접하게 결합한 저전력 병렬처리 반도체이다.
(등장배경) 폰 노이만 구조의 연산장치-메모리 간 데이터 이동 병목 및 전력소모를 개선하고 AI연산의 에너지 효율을 위해 등장했다.
II. 뉴로모픽 칩의 구조와 특징
| 뉴런 | 입력신호 통합. 스파이크 발생 |
| 시냅스 | 뉴런-뉴런 연결. 가중치 전달 |
| Spike | 이벤트 기반 통신 |
| 융합체 | 연산 + 메모리 + 통신 |
| 특징 | 신경망 구조 모방 연결 강도 변화 통한 학습 이벤트 기반 선택적 연산 불필요한 연산 최소화 → 저전력 다수 뉴런 병렬 처리 |
III. 뉴로모픽 칩의 기술 요소
| 기술 | 역할 |
| Neuron | 입력 신호를 통합하고 조건 충족 시 신호 발생 |
| Nueromophic Core | 뉴런 간 연결 및 연결 가중치 저장·전달 |
| Synapse | 다수 뉴런·시냅스를 집적하여 병렬처리 |
| SNN | Spike 기반으로 정보를 전달·처리 |
| 융합구조 | 연산·저장·통신을 밀접하게 결합 |
* SNN : Spiking Neural Network
뉴런 → Spike 발생 → Synapse 전달 → 다음 뉴런
IV. AI 가속기 발전 및 비교
| 구분 | 장점 | 전력효율 | 유연성 |
| GPU | 대규모 병렬 연산 | △ | ◎ |
| FPGA | HW 재구성 가능 | ○ | ○ |
| ASIC/NPU | AI 연산 특화 | ◎ | △ |
| Neuromphic | 뇌 모방. 이벤트 기반 | ◎ | ○ |
* FPGA = Field Programmable Gate Array
→ 현장에서 사용자가 논리회로를 재구성할 수 있는 반도체
* ASIC = Application Specific Integrated Circuit
→ 특정 용도에 맞춰 전용으로 설계한 집적회로
* NPU = Neural Processing Unit
→ 신경망·AI 연산에 특화된 처리장치
답글 남기기